6月19日、Hassan Mujtabaが「AMD and Intel arm x86 against the AI gap with ACE, baking matrix-multiply engines & low-precision formats straight into future CPUs」と題した記事を公開した。AMDとIntelが共同策定するx86拡張仕様「ACE（AI Compute Extensions）」の最新仕様が公開され、将来のCPUに行列演算エンジンと低精度データフォーマットを直接組み込む計画の詳細が明らかになった。GPU・NPU不在の環境でもAI処理を標準的にこなせるx86を実現しようという、両社共通の意志が読み取れる内容だ。
なぜ今、CPUにAI演算を焼き込むのか
LLMをはじめとするAIワークロードの中核は行列積演算（Matrix Multiplication）だ。現在この処理はGPUやNPUに委ねられることが多いが、CPU側でも対応が求められるシーンは増えている。エッジ推論やCPU単体での軽量モデル実行において、専用ハードウェアがない環境でもAI処理を効率よくこなせるかどうかは、今後のx86の競争力に直結する課題だ。
この流れを受け、IntelとAMDは2024年に「x86 Ecosystem Advisory Group（EAG）」を立ち上げ、x86アーキテクチャに共通の標準機能を定める取り組みを開始した。発表された4つの機能——FRED、AVX10、ChkTag、ACE——のうち、AIに直接関わるのがこのACEである。
ACEの中身：タイルレジスタとAVXの統合
今回公開されたACE仕様書は、行列演算カーネルと低精度データフォーマットの加速を初期スコープとして定義している。
既存のSIMD拡張（AVX10など）も行列積演算は実行できるが、スケーラビリティと演算密度に限界がある。ACEはこれを解決するために、以下の要素をx86に追加する：
- タイルレジスタ（Tile Register）およびブロックスケールレジスタを含む新しいACEレジスタ状態
- AVXレジスタを入力として消費し、タイルレジスタ状態を操作するデータ処理命令
- ACEレジスタ状態とAVXレジスタ間でデータを移動する命令
- システム管理向けの状態と操作
AVXベクタとACEタイルレジスタが密結合することで、高い演算密度のタイル処理とAVXの豊富なデータ処理機能を組み合わせる設計だ。
対応データフォーマット：FP4まで踏み込んだ低精度サポート
ACE仕様が注目される理由のひとつが、低精度フォーマットへの幅広い対応だ。以下のフォーマットがサポートされる：
| フォーマット | 説明 |
|---|---|
| INT8 | 8ビット整数 |
| INT32 | 32ビット整数 |
| FP32 | IEEE-754準拠 |
| BF16 | S1E8M7（符号1・指数8・仮数7ビット） |
| FP16 | S1E5M10 |
| E8M0 | 8ビット符号なし指数（ブロックスケール用） |
| FP8 | OCP OFP8仕様準拠 |
| MX FP8 | S1E5M2 / S1E4M3 |
| MX FP6 | S1E3M2 / S1E2M3 |
| MX FP4 | S1E2M1（4ビット浮動小数点） |
| MX INT8 | 8ビット固定小数点 |
MX FP4（4ビット浮動小数点）まで対応している点は見逃せない。MXフォーマットはOCP（Open Compute Project）のMicroscaling Formats仕様で定義されており、ブロックスケーリングを用いて低精度でも精度劣化を抑えるアプローチだ。NVIDIAのBlackwellアーキテクチャもFP4対応を打ち出しており、低精度フォーマットは業界全体でのトレンドになっている。
IntelのAMX・AMD独自実装との違い：標準化こそが本質
ACEを語るうえで欠かせないのが、既存実装との差別化だ。IntelはすでにAMX（Advanced Matrix Extensions）をSapphire Rapidsで導入しており、タイルベースの行列演算をハードウェアで加速する機構を持っている。一方AMDも独自のAI/行列演算向け命令をZen系アーキテクチャに段階的に取り込んできた経緯がある。
では、ACEは何が異なるのか。最大の違いは「ベンダー共通の仕様として策定される」点にある。AMXはIntel固有の実装であり、AMD製CPUでは動作しない。AMD側の独自拡張も同様だ。ソフトウェア側は現状、CPUベンダーごとに異なるコードパスを用意するか、最小公倍数的なSIMD命令に落とし込むかの二択を迫られている。ACEはこの分断を解消し、「x86であれば行列演算エンジンが使える」という前提をソフトウェアスタック全体に与えることを目指している。PyTorchやONNX Runtimeといった推論フレームワークが共通のACEバックエンドを実装できるようになれば、エッジ・クライアント向けのCPU推論の効率は大きく向上する可能性がある。
ACEはx86進化の一手順：APXとの連携、ソフトウェアへの影響
ACEはあくまでx86強化の一要素だ。記事では、同じくEAGが推進するAPX（Advanced Performance Extensions）も次世代x86チップの発展に重要な役割を果たすと述べている。APXはレジスタ本数の拡張など汎用性能の底上げを担うものであり、ACEによるAI演算の強化と組み合わさることで、CPUアーキテクチャ全体としての底上げが図られる格好だ。これらの拡張は将来のCPUラインナップに搭載される見込みで、具体的な製品や時期はまだ明示されていない。
冒頭の問い——「GPUなしでもAI処理を標準化できるか」——に対する現時点での答えは、「仕様レベルでの土台は整いつつある」だ。ACEはGPUを置き換えるものではなく、GPU・NPUを持たない環境や、軽量モデルをCPUで完結させたいユースケースにおける信頼できるベースラインを定義する取り組みである。標準化の恩恵はソフトウェア側にこそ大きく、x86向けAI推論スタックの実装コストを下げ、ISVや開発者がベンダー差異を意識せずに済む世界に一歩近づく意味がある。
詳細はAMD and Intel arm x86 against the AI gap with ACE, baking matrix-multiply engines & low-precision formats straight into future CPUsを参照していただきたい。
