6月22日、TechSpotが「Intel and AMD unveil new x86 standard to make CPUs better at running AI models」と題した記事を公開した。IntelとAMDが共同でx86向けのAI処理標準「ACE（Advanced Compute Extensions）」を策定したことを詳しく伝えている。競合関係にある両社が仕様策定で手を組んだこと自体、業界的に異例と言える動きだ。
ACEとは何か——CPUをAI推論の実用的な選択肢にする試み
AI処理の主役はGPUという認識が定着して久しいが、IntelとAMDが共同で策定した新仕様「ACE（Advanced Compute Extensions）」は、CPUをAI推論のより実用的な選択肢にしようとする試みだ。仕様書はx86 Ecosystemのサイトで公開されている。
ACEが対象とするのは、大規模モデルのトレーニングではない。小規模モデル、低レイテンシが要求されるタスク、GPUが搭載されていない環境、あるいはGPUを使うほどのオーバーヘッドが割に合わない用途を主なターゲットとしている。
この背景には、CPUとGPU間のデータ転送コストという見落とされがちな問題がある。GPUにデータを送り、処理して戻す——この往復は「タダではない」。レスポンス速度が求められるワークロードや、リソース制約のある環境では、この往復がボトルネックになりうる。CPUで処理を完結させれば、そのオーバーヘッドをそもそも排除できる。NPU（Neural Processing Unit）の搭載デバイスは増えているが、NPU間の標準化は進んでいない。ワークロードをNPUに移すこと自体がハードウェア依存の複雑さを生む場合がある。ACEは、速度とシンプルさを優先したい場面でCPU上に処理をとどめる手段としても機能しうる。
技術設計と開発者メリット——AVX10の資産を活かしつつ行列演算を専用化
AIの演算の中心にあるのは行列積（matrix multiplication）だ。これまでx86ではAVX命令でカバーしてきたが、AVX命令群はそもそも行列演算を念頭に設計されたものではない。
ACEはそこを変えた。既存のAVX10レジスタ構造を維持しつつ、行列演算用の専用ハードウェアを追加するという設計を採用している。これにより、開発者は新しいデータフォーマットやプログラミングモデルを一から学ぶ必要がない。入力は引き続き512ビット幅を使うため、既存のソフトウェアやハードウェアのワークフローへの影響を最小限に抑えられる。
命令レベルでの効率向上は顕著で、同じ入力ベクトルに対して特定の行列演算ワークロードにおいてACEはAVX10の最大16倍の演算を実行できるとされている。アプリケーション全体が16倍速くなるわけではないが、命令あたりの効率向上はメモリ帯域への負荷軽減と省電力につながる。
ACEは実装非依存（implementation-agnostic）の仕様として設計されており、PyTorchやTensorFlowといったフレームワーク上で開発する際に、AVXのバージョン違いによるコードパス分岐を意識せず単一のターゲットに向けて実装できることを目指している。
対応データ型はINT8、INT32、FP8、FP16、FP32、BF16と幅広く、さらにAVX10には含まれない**OCP（Open Compute Project）MXブロックスケール形式**もネイティブサポートする。MX形式は近年の推論モデルで採用が増えているフォーマットで、MicrosoftのPhi-4などがその例として挙げられる。これを標準仕様レベルで取り込んだ点は実践的だ。
GPUが大規模AIトレーニングの主役であることに変わりはない。ACEもその構図を変えるものではない。ただ、x86 CPUが推論や軽量タスクにおいてより広い役割を担える設計に進化しつつあることは確かだ。競合するARMベースのチップがAI処理効率を訴求する中、IntelとAMDが共同で仕様を策定して対抗軸を作ってきた点は、業界の力学として見ておく価値がある。
詳細はIntel and AMD unveil new x86 standard to make CPUs better at running AI modelsを参照していただきたい。
