9月14日、IEEE Spectrumが「How OpenAI Used Its Own LLMs to Design Its Jalapeño Chip」と題した記事を公開した。この記事では、OpenAIが自社のLLMをチップ設計プロセスに活用し、初のAIアクセラレータチップ「Jalapeño」を約20ヶ月で開発した経緯について詳しく紹介されている。
Jalapeñoとは何か
2025年8月25日、OpenAIは初の自社製AIアクセラレータチップ「Jalapeño」を正式公開した。スペックは4ビット演算で最大13.4ペタフロップス、232GBの高帯域メモリに15.4TB/秒でアクセスできる。OpenAIが引用するベンチマークでは、現在同社が主力として使用しているNvidiaのGB300と比較して、エンドツーエンドのレイテンシを最大3.6倍削減し、かつ消費電力も低いという結果が示されている。
ただし、これらの数値はOpenAI自身によるベンチマークに基づくものであり、独立した第三者による検証が行われる前の段階であることは留意が必要だ。実際の推論インフラ全体への展開時に同等の性能が再現されるかは今後の検証次第となる。
LLMがチップ設計を加速した実例
このチップの設計期間は最初のアーキテクチャ構想からファーストシリコンまで20ヶ月未満。最初のRTL（レジスタ転送レベル——チップのロジックを定義するコード）からテープアウト（製造向けに設計を確定させる工程）まではわずか9ヶ月だった。
OpenAIのハードウェア担当VP、Richard Hoによれば、プロジェクト全体を通じた設計チームの規模は平均100名以下。ここにはシステム設計からソフトウェア、サプライチェーンまで幅広い役割が含まれるが、製造パートナーのBroadcomのエンジニアは含まない。
では、LLMはどこで使われたのか。
高位合成ツール「XLS」との組み合わせ
OpenAIのフロントエンド設計ワークフローは、Googleが開発したオープンソースの高位合成ツールチェーンXLS（Accelerated Hardware Synthesis）を軸に構築された。高位合成とは、ハードウェアをRustライクなDSLやC++といったなじみ深い言語で記述し、それをハードウェア記述言語のVerilogへ自動変換する手法だ。
OpenAIのテクニカルスタッフメンバーであるChris Learyは「AIはソフトウェアに近い記述を得意としていた。XLSはある意味でソフトウェアのように見えるため、その恩恵を受けられた」と説明する。LearyはGoogle在籍中にXLSを立ち上げた本人でもあり、ツールへの深い理解が設計判断を支えた。
UC San Diegoの著名教授Andrew Kahngも「LLMにとってより自然に扱える領域で使っている点が合理的」と評価し、「将来にわたって有効なワークフローだ」と述べている。
ファーストシリコン後のソフトウェア最適化が圧巻
特筆すべきは、チップが工場から戻ってきてからの動きだ。2025年5月にファーストシリコンが届くと、チームは即座に自社AIモデルをベンチマーク用ソフトウェアの設計に投入した。
DeepSeekのマルチヘッド潜在アテンション（MLA）カーネルのベンチマークでは、チップの理論性能上限に対する実測値が0.31%から88.94%へ、わずか約40時間で到達した。Hoはこの結果が再現可能であることを強調し、「ファーストシリコン入手から量産立ち上げまでのスケジュール前提がこの能力によって変わる」と述べた。
バックエンドへのAI適用は「まだこれから」
Jalapeñoの設計でLLMが主に活躍したのはフロントエンド（コンセプト→RTL→検証）の工程だ。バックエンド（配線、クロック/電源設計、テープアウト準備）の大半はBroadcomが担当した。
ただし、AIをバックエンドに適用する試みも行われており、Hot Chips 2026でHoとLearyは行列積算ユニットの面積を最適化された人間ベースラインと比べて10%削減できたと報告している。
元記事では、バックエンド工程へのAI活用についてチップ設計の専門家からのコメントも紹介されている。その趣旨は、プロジェクト開始時点（2024年10月頃）のモデル能力と現在のモデル能力には差があり、OpenAIのワークフロー選択は当時の能力水準を反映したものだという点だ。すなわち今後のプロジェクトでは、バックエンド工程でもより深くAIを活用できる余地があるという見方が示されている。
次世代チップではさらに深くAIを統合
プロジェクトを振り返り、LearyはJalapeñoでは「速さを優先したため、新しいことへの挑戦よりも実績のある手法を選んだ」と述べた。第2世代では「設定をリセットして全面的に見直す機会がある」という。
Hoは第2世代のワークフローについて「AIを導入する箇所が多数ある」と明かし、検証や物理設計での活用拡大を示唆した。Learyは波形の自動操作・可視化ツールの導入にも触れ、設計中のハードウェアデバッグ効率化につながると述べた。
一方でHoは、チップ設計の完全自動化については否定的な立場を取る。「誰でもCodexを使えば最先端のAI/MLアクセラレータチップを作れると言っているわけではない。小規模チームと速いサイクルで質の高い成果を出すための方法について、具体的なことを言っている」と語った。
Jalapeñoの事例は、LLMをチップ設計のどの工程にどう組み込むかという実践的な知見を業界に提供するものとして、今後も参照され続けるだろう。
詳細はHow OpenAI Used Its Own LLMs to Design Its Jalapeño Chipを参照していただきたい。
